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Carbon Nanotube (CNT) is one of the promising materials to be discovered 
that can replace silicon as the material for nano scale electrical switch. CNTFET 
have been shown to have better performance, able to operate on shorter channel 
length and drive a lower power envelop as it MOSFET counterpart. The conductivity 
of CNT is determined by the chirality of the tube, which determines the diameter of 
the CNT. However, the chirality cannot be fully controlled directly during 
manufacturing of the material. Much efforts have been concentrated to have tight 
manufacturing control to have constant chirality. The effect of chirality variation is in 
the diameter of the CNT tube which is responsible for the current carrying capacity 
of the CNT. Non-uniform chirality will cause degradation in performance of logic 
circuits. The variation in chirality can be viewed as faults. For that reason, there is a 
crucial need to model defects introduced during manufacturing process. Current 
defect models are purely based on simple resistors to mimic stuck at 0 and stuck at 1 
which does not answer the basic question which is: “what is the optimum process 
control should be that so that even with variations in chirality, the circuit could still 
function? ”. The objective of this project is first, to model the defect of CNT based 
on current manufacturing issues, so that designers and manufacturer could simply 
predict the behavior of logic circuit.  Second, is to analyze logic circuit function with 
variations in chirality. Based on this result, a simple model is produced. The research 
methodology adopted in this project is analyzing the effect of changes in chirality 
and model it as a simple resistor in series with the fault free circuit. The work is 
based on simulation using HSPICE and the CNT is from Stanford CNT model. The 
result indicates that circuits could still function despite some changes in chirality 





Karbon Tube Nano (CNT) adalah salah satu bahan baharu yang ditemui yang 
diharapkan boleh menggantikan silikon sebagai suis elektrikal nano. CNTFET telah 
menunjukkan prestasi yang lebih baik, kebolehan berfungsi pada saluran (channel) 
yang lebih pendek, dan memacu pada sampulan kuasa yang lebih rendah daripada 
teknolgi MOSFET sekarang. Kekonduksian CNT adalah ditentukan oleh 
‘chirality’nya, ‘chirality’ itu kemudian menentukan diameter CNT. Berbagai usaha 
ditumpukan dengan kawalan penghasilan yang ketat supaya menghasilkan chiral 
yang seragam. Ketidak seragaman chiraliti akan menyebabkan penurunan prestasi 
litar logic. Variasi chiraliti boleh dilihat sebagai kecacatan. Oleh kerana itu, 
memodelkan kecacatan daripada proses peghasilan adalah penting. Model kecacatan 
yang biasa diguna hanyalah berdasarkan penyelesaian ringkas sebuah perintang yang 
hanya mengambarkan ‘stuck at 0’ atau ‘stuck at 1’. Model ini tidak menjawab 
persoalan “Apakah kawalan proses yang optimum supaya walaupun dengan variasi 
chiraliti, litar masih boleh berfungsi? ”. Objektif project ini adalah pertama, untuk 
memodelkan isu penghasilan CNTFET, supaya pereka dan pembuat dapat 
meramalkan keberkesanan litar yang telah direka.  Kedua, adalah untuk menganalisa 
fungsi litar logic yang telah terdedah dengan variasi ‘chirality’. Berdasar hasil analisa 
projek ini, satu kecacatan telah dihasilkan. Kaedah penyelidikan yang digunakan 
adalah dengan menganalisa kesan-kesan perbezaan chiraliti dan memodelkan suatu 
perintang yang memberi makluman yang lebih luas tentang keberkesanan litar logic 
berbanding dengan litar yang tiada kerosakan. Hasil projek ini adalah berdasarkan 
simulasi yang dijalan meggunakan HSPICE dan meggunakan model CNTFET 
daripada Stanford. Hasil simulasi telah menunjukkan walaupun terdapat variasi 
‘chirality’ didalam litar, ia masih boleh berfungsi. Ini bermakna, terdapat julat ralat 
yang masih boleh diterima didalam proses pembuatan.  
